竞赛与活动 今日: 0|主题: 10|排名: 5 

一 . 必须条件 当前，登录有两种途径：1.当前用户必须登录且已报名参赛某个大赛，详细报名参赛流程见 【参赛指导】用户如何完成报名参赛流程； 2.提交作品开始时间为2023年11月15日，截止时间为2024年3月1日；3.上传作品须满足赛题作品要求及提交作品要求，详情见【作品提交】页面中相关要求。 二 . 作品提交 用户登录后可点击某个已报名的赛事，在左侧菜单中选择【作品提交】tab，点击后可提交作品。

一 . 登录EDA²账号 用户可在EDA²侠客岛官网：https://xiakedao.eda2.com/，点击登录按钮，完成登录流程。 二 . 报名参赛 1.完成登录后，查看某个想要报名的大赛，在赛事详情页面，点击“报名参赛”按钮，完成报名；2.报名完成后，“报名参赛”按钮状态变为“已报名”。 3.报名完成后，可正常完成后续比赛流程，如有疑问，可通过EDA²侠客岛邮箱：xiakedao@eda2.com 反馈。

难题名称基于ARM多核CPU架构的故障仿真并行加速 难题介绍 故障仿真（Fault Simulation）是电路测试和诊断的重要步骤，是 DFT（Design for Test）的重要组成部分，主要用于评估电路运行过程中可能出现的故障。故障仿真在测试向量生产、故障诊断、生产故障分析等环节中都发挥了至关重要的作用，确保芯片设计稳定可靠的同时，为芯片制造过程提供了必要的支持。 难题链接：https://xiakedao.eda2.com/competitions/018edf6a-724d-4040-b4c9-73878c030660/description 难题标签 命题企业 难题Chair 黄宇博士 现为华为海思半导体领域科学家， 海思EDA首席架构师， 华为EDA实验室主任， 海思EDA算法委员会主任。之前曾任美国西门子EDA（原Mentor Graphics）高级关键专家， 西门子EDA专利委员会成员。博士毕业于美国依阿华大学电子计算机工程系。拥有在美国EDA领域工作20多年的经验。他的研究领域包括大规模集成电路的测试，压缩，诊断，良率分析等。主导多项DFX产品线的研发工作。参与发明70项国际，美国， 中国专利，并发表了大约140篇国际论文。是IEEE高级会员，也是DAC 2021年， 2022年Test & Reliability Track Chair, 曾出任ITC, VTS, ATS, ETS, ASPDAC, NATW 等多个国际会议的组委会委员，应邀在多个国际会议上做过主题演讲，有多篇国际论文获得最佳论文奖。他同时也是复旦大学微电子学院和西电微电子学院的客座教授，博士生企业导师。 欢迎咨询窗口 侠客岛邮箱：xiakedao@eda2.com 官方网站 EDA²侠客岛：https://xiakedao.eda2.com/ 奖项配置 其他事宜 关于EDA² EDA²是在实现中国集成电路电子设计自动化长期竞争力的共同愿景下，由从事集成电路电子设计自动化的研究、设计、验证、测试、应用和服务的企事业单位、大学和科研院所、专业机构等单位自愿组成，专注于推动中国集成电路电子设计自动化产业发展的合作机制。 关于EDA²侠客岛 EDA²侠客岛与黄大年茶思屋，EDA²生态伙伴联合发布具备前瞻性的赛题与课题，通过提供产业界真实稀缺数据，打破产业和学术界限，促进政企校高度结合，基于强大的在线打榜平台，以持续进行的打榜模式，培养和挖掘领域精英，推动产业技术创新，让我们共同探索EDA产业难题，助力人才成长。

难题名称面向工业级设计的可扩展硬件模型检测引擎 难题介绍 随着芯片设计的复杂度越来越高，芯片验证的难度也越来越大。形式化验证（Formal Verification）作为一种高效的验证方法，在芯片验证中已经被越来越广泛应用，成为数字验证流程中重要的组成部分。传统的逻辑仿真存在覆盖率难以保证的问题，使用形式化验证方法可以发现硬件设计尤其是关键设计路径（Critical Path）中可能存在的缺陷和错误，大幅缩短验证周期并提高设计可靠性。 形式化验证的其中一种方法是模型检测（Model Checking），用户利用 SVA 断言描述清楚需要证明的设计规格，通过编译 RTL 和基于 SVA 的断言语言，建立数学模型，以数学证明的方式，通过对所有可能的状态空间进行遍历，保证验证没有死角，实现验证的完备化、自动化。现阶段限制模型检测技术大幅推广和采用的一个根本原因是验证收敛性问题。工业级芯片设计往往非常复杂，且数据通路繁重，由于模型检测工具采取详尽空间探索方式进行验证，常常会碰到状态空间爆炸问题，导致验证不收敛。算力的提升以及算法级创新是解决模型检测收敛性问题的最重要途径，我们希望能通过本次赛题打榜方式，可以有更多的专家学者或者新生力量一起参与解决工业级形式化验证求解难题，更好地促进产学研合作，加速推进学术研究产业化。 芯华章2023年EDA²侠客岛难题挑战正式开启，我们将以“面向工业级设计的可扩展硬件模型检测引擎”为主线，长远持续更新芯片验证模型检测技术相关求解难题，推广形式化验证方法学，欢迎世界各地的学生、老师持续关注，揭榜挑战。 难题链接 https://xiakedao.eda2.com/compet ... 817e6c6/description 难题标签 命题企业 难题Chair 刘军，现任芯华章科技研发总监，芯华章研究院研究员。目前在芯华章研究院主持高性能形式化求解引擎研究工作，并致力于使用机器学习技术提高形式化求解引擎性能，毕业于上海交通大学，获微电子硕士学位，江苏省集成电路学会会员。曾就职于Synopsys 美国山景城研发总部，任芯片验证事业部高级研发工程师，回国后主要研究方向为硬件形式化验证以及芯片静态检测技术。带领团队从0到1实现了芯华章形式验证产品 GalaxFV/GalaxEC, 长期从事高性能形式化求解引擎，随机约束求解引擎相关研究工作，获多项国家发明专利。 欢迎咨询 侠客岛邮箱：xiakedao@eda2.com; 官方网站 EDA²侠客岛：https://xiakedao.eda2.com/； 奖项配置 其他事宜 关于EDA² EDA²是在实现中国集成电路电子设计自动化长期竞争力的共同愿景下，由从事集成电路电子设计自动化的研究、设计、验证、测试、应用和服务的企事业单位、大学和科研院所、专业机构等单位自愿组成，专注于推动中国集成电路电子设计自动化产业发展的合作机制。 关于EDA²侠客岛 EDA²侠客岛与黄大年茶思屋，EDA²生态伙伴联合发布具备前瞻性的赛题与课题，通过提供产业界真实稀缺数据，打破产业和学术界限，促进政企校高度结合，基于强大的在线打榜平台，以持续进行的打榜模式，培养和挖掘领域精英，推动产业技术创新，让我们共同探索EDA产业难题，助力人才成长。 关于芯华章科技 芯华章聚焦EDA数字验证领域，打造从芯片到系统的敏捷验证解决方案，申请自主研发专利超160件，发布十数款基于平台化、智能化、云化底层构架的商用级验证产品，可提供完整数字验证全流程EDA工具。目前，芯华章在北京、上海、南京、深圳等地建立了九大研发中心，集结了一支500余人的全球化精英团队，其中八成为尖端研发人员，硕博比例高达70%。

难题名称基于ODC的时钟门控条件的提取与化简 难题介绍功耗问题是当前电路设计中的一个关键问题，对于如今的移动设备或者需要控制温度的高性能设备至关重要。时钟门控（clock gating）是降低动态功耗的最有效的技术之一。当设计中的某些模块在进行无效计算时，使相应的时钟失效，不仅可以降低时钟树的功耗，也可以降低模块本身的功耗。时钟门控技术的实现依靠电路网表中 “时钟门控条件（clock gating condition）” 的提取，一个质量好的时钟门控条件，既可以保证功耗优化的效果，又能做到不过度提升电路的复杂度。传统的时钟门控条件提取主要是基于结构化方法，本赛题提倡参赛者使用形式化分析的方法计算该条件。为了简化赛题，本赛题无需用 retiming 将 DFF 的 Q 端门控条件推到 D 端，最终判题只考虑 DFF 的 Q 端。 难题链接https://xiakedao.eda2.com/competitions/0db06497-7ebe-4123-89f8-537911c1c945/description 难题标签 命题企业 难题Chair曹皖林，现任合见工业软件集团 Fellow。Texas A&M 大学计算机科学博士，清华大学计算机软件硕士、学士，具有二十多年硅谷公司工作经验，曾经参加国家七五计划重点项目“熊猫 ICCAD 系统”研发。研究兴趣包括形式化方法及其应用，EDA 与 FPGA 工具开发等。 欢迎咨询窗口侠客岛邮箱：xiakedao@eda2.com 官方网站EDA²侠客岛：https://xiakedao.eda2.com/ 奖项配置 其他事宜 关于EDA²EDA²是在实现中国集成电路电子设计自动化长期竞争力的共同愿景下，由从事集成电路电子设计自动化的研究、设计、验证、测试、应用和服务的企事业单位、大学和科研院所、专业机构等单位自愿组成，专注于推动中国集成电路电子设计自动化产业发展的合作机制。 关于EDA²侠客岛EDA²侠客岛与黄大年茶思屋，EDA²生态伙伴联合发布具备前瞻性的赛题与课题，通过提供产业界真实稀缺数据，打破产业和学术界限，促进政企校高度结合，基于强大的在线打榜平台，以持续进行的打榜模式，培养和挖掘领域精英，推动产业技术创新，让我们共同探索EDA产业难题，助力人才成长。 关于上海合见工业软件集团有限公司上海合见工业软件集团有限公司（简称“合见工软”）作为自主创新的高性能工业软件及解决方案提供商，以EDA（电子设计自动化，Electronic Design Automation）领域为首先突破方向，致力于帮助芯片企业应对他们在产品设计与制造过程中所遇到的各种挑战，以EDA创新产品推动产业成就客户。合见工软总部位于上海，于2021年3月开始投入运营，创始团队来自Synopsys 和Cadence等国际领先的EDA公司，多位核心领导都曾担任这些公司的全球副总裁及最高技术职位 （Fellow），公司两年来高速发展，员工团队已超1100人，研发技术团队占85%，国际EDA专家数量在国内同领域企业中占据优势。在合见工软创新团队中，众多人员拥有15至20年EDA领域从业经验，具备深厚的技术背景和高超的专业能力。

难题名称大规模复杂复数矩阵求解器应用于芯片供电网建模和仿真 难题介绍本赛题期望参赛者可以快速准确地求解如下特征的矩阵：元素是复数（含纯实数类型），对称正定，稀疏的（但稀疏度变化剧烈，局部有稠密块），有病态特征，规模庞大维度在百万维度以上。本赛题的结果可应用于多个 EDA 功耗签核的仿真建模问题。许多工业应用场景中，具体的物理行为往往最后转化为一些矩阵计算问题。首先，在系统级功耗签核任务中，设计者需要根据芯片模型和封装模型，进行电源完整性分析，进而优化系统参数或结构。以芯片模型抽取分析为例，需要工具能给出各种频率下每个供电点电流的幅度、相位、阻抗等重要电学特征，从而揭示出芯片供电点上电流过载、封装阻抗失配等潜在风险。该任务的核心算法需求，就是对称复数矩阵的求解。 其次，片上功耗签核流程中，芯片的供电网络可以转化为大规模稀疏电导矩阵，进而利用求解器求解各个节点的电压降和电迁移等数据。随着芯片设计愈发复杂，供电网络的组成元素愈发多样，混合模型的导入，都会导致实际求解的电阻网络变得不再均匀。例如：低功耗设计会引入局部的不良供电区甚至孤岛供电区。第三方提供的供电网络抽象模型，可能会在局部产生稠密的电导矩阵分块。这些问题对现有的对称正定矩阵求解带来了新的挑战。本赛题期望参赛者积极利用机器学习，分布式计算等新兴技术，高效稳定地求解对称复数（含实数正定）矩阵。 难题链接https://xiakedao.eda2.com/competitions/14b046f9-d78a-464b-9e4b-dda6867efa62/description 难题标签 命题企业 难题Chair肖勇博士，现任鸿芯微纳研发副总裁，负责逻辑综合工具的研发和团队管理。美国俄勒冈大学博士学位，中国科学技术大学计算机系学士和硕士学位。长期从事 EDA 软件开发、芯片设计、以及人工智能和自动驾驶等领域工作。 欢迎咨询窗口侠客岛邮箱：xiakedao@eda2.com 官方网站EDA²侠客岛：https://xiakedao.eda2.com/ 奖项配置 其他事宜 关于EDA²EDA²是在实现中国集成电路电子设计自动化长期竞争力的共同愿景下，由从事集成电路电子设计自动化的研究、设计、验证、测试、应用和服务的企事业单位、大学和科研院所、专业机构等单位自愿组成，专注于推动中国集成电路电子设计自动化产业发展的合作机制。 关于EDA²侠客岛EDA²侠客岛与黄大年茶思屋，EDA²生态伙伴联合发布具备前瞻性的赛题与课题，通过提供产业界真实稀缺数据，打破产业和学术界限，促进政企校高度结合，基于强大的在线打榜平台，以持续进行的打榜模式，培养和挖掘领域精英，推动产业技术创新，让我们共同探索EDA产业难题，助力人才成长。 关于深圳鸿芯微纳技术有限公司深圳鸿芯微纳技术有限公司成立于2018年，是一家致力于国产数字集成电路电子设计自动化（EDA）研发、生产和销售的高科技公司。旨在通过自主研发、技术引进、合作开发等模式，完成数字集成电路EDA平台关键节点的技术部署，打造完整的全流程集成电路设计国产数字EDA平台，实现国有半导体产业链在这一关键环节的技术突破；企业依托国内完整的产业生态，组建专业的研发和支持团队，建设具有竞争力的技术平台，致力于在广阔的应用领域，为全球集成电路设计业提供全方位的解决方案和技术服务。公司在深圳、上海、北京和成都的研发中心集中了海内外的优秀人才，均来自于国际知名的EDA和设计公司，人均10年研发经验。通过独立完成复杂项目的流片，获得了国内先进设计公司在内的商业客户的认可。

评判规则 ❓评分标准是什么？ ❓判题周期是怎样的？ ❓尽早提交作品的优势有哪些？

评判规则 ❓评分标准是什么？ ❓判题周期是怎样的？ ❓尽早提交作品的优势有哪些？

评判规则 ❓评分标准是什么？ ❓判题周期是怎样的？ ❓尽早提交作品的优势有哪些？

评判规则 ❓评分标准是什么？ ❓判题周期是怎样的？ ❓尽早提交作品的优势有哪些？